Σχεδίαση και υλοποίηση μίας Σχετικά απλής CPU με χρήση της Verilog

Abstract

Σε αυτή την πτυχιακή, αρχικά παρέχουμε μια επισκόπηση της αρχιτεκτονικής υπολογιστών και της σχεδίασης μιας CPU χρησιμοποιόντας την Verilog, συμπεριλαμβανομένων των βασικών συστατικών και λειτουργιών μιας CPU και του ρόλου της ISA (αρχιτεκτονικής συνόλου εντολών) στον καθορισμό των δυνατοτήτων της. Στη συνέχεια περιγράφουμε τη σχεδίαση και την υλοποίηση της απλής μας CPU με τη χρήση Verilog, συμπεριλαμβανομένου του σχεδιασμού του συνόλου εντολών και των διαφόρων στοιχείων της όπως ο κύκλος ανάκτησης-κωδικοποίησης-εκτέλεσης, το αρχείο καταχωρητών και η μονάδα ελέγχου. Τέλος, παρουσιάζουμε τα αποτελέσματα της προσομοίωσης και της σύνθεσής μας με τη βοήθεια του λογισμικού Quartus της ALTERA, συμπεριλαμβανομένης της ανάλυσης χρονισμού και ισχύος, και συζητάμε τις πιθανές εφαρμογές και τους περιορισμούς της απλής μας cpu. Συνολικά, η παρούσα διατριβή αποσκοπεί στην παροχή μιας ολοκληρωμένης κατανόησης του σχεδιασμού και της υλοποίησης της CPU με ιδιαίτερη έμφαση στο σχεδιασμό και την υλοποίηση μιας πολύ απλής. Με την επεξεργασία της σχεδίασης και της υλοποίησης της απλής μας CPU, ελπίζουμε να παρουσιάσουμε τις αρχές και τις τεχνικές που εμπλέκονται στη σχεδίαση και να παράσχουμε μια βάση για περαιτέρω μελέτη και εξερεύνηση αυτού του συναρπαστικού και απαιτητικού πεδίου.